IC・トランジスタで出来たコンピューターを設計・製作するためのブログ

Jeans & Development 電子ブロック工房 三日坊主 フロントページ

オマケ: ZK-MIPS mini (TK-80風、MIPS32 トレーニングキット) [PIC]

2013年7月27日

ZK-80 miniではMIPS32 CPUを内蔵したPIC32MXに、8080 CPUをエミュレーションさせている。MIPS32を内蔵した石であれば、MIPS32のプログラムを動かせるだろうということで、作ってみた。MIPSの命令を、ハンドアセンブルできる人限定のツール(笑)。

ZK-80 mini (PIC32MXを使った1チップTK-80互換機) [PIC]

2013年7月10日

ZK-80 miniを紹介します。NECのTK-80互換機で、Microchip社のPIC32MX120F032Bを用いて1チップで構成されています。

2013-07-10-AUT17703.jpg

KM-Z80 mini version 0.2 [PIC]

2013年6月15日

KM-Z80 mini は、Microship の PIC32MX150F128B を用いた、1チップのSHARP MZ-80K 互換マイコンです。

最初の正式バージョンとして、version 0.2 を公開します。

KM-Z80 mini version 0.2 のダウンロードはこちらから

ライセンスは、私がソースコードを書いた部分は、LGPL v2です。ただし、CG-ROMとモニターROMに関する部分は別のライセンスになっているので、注意して下さい。これらのROMデーターを取得したMZ-700 Emulatorのサイトによると、KM-Z80 mini は「営利を目的としない限り自由」に使用可能なライセンスで配布可能だと理解しています。

KM-Z80 mini + カセットテープインターフェース [PIC]

2013年6月10日

KM-Z80 mini (PIC32MXを用いた、1チップMZ-80K互換機) で、カセットテープインターフェースが動くようになった。

下は、iPodから、Bug Fireを取り込んでいるところ。
2013-06-10-AUT17601.jpg

KM-Z80 mini version 0.182 [PIC]

2013年2月10日

最新のPIC32MX150F128Bの仕様では、Max Speed MHz が 50 になっている。以前は40 MHzであったので、KM-Z80 miniも40 MHzで動かしていた。

この1.25倍の速度の違いが、KM-Z80 miniの開発に於いては非常に大きい。と言うのはPIC32MXの実行速度が、MZ-80Kをエミュレートするのにぎりぎりであったからである。CPUのリソースのうち、4割ほどがビデオシグナルの作成に取られていたため、残りの6割しかZ80-CPUのエミュレーションに使えなかった。この状態で、速度調整のためのウェイトルーチンをいっさい入れなかった場合に、かろうじておおよそ2 MHzでZ80が動いていた。

PIC32MXが、今までの1.25倍の速度で動くと、Z80のエミュレーションは1.25倍どころか、もっと速くなる。と言うのは、ビデオシグナル作成も速くなるため、より多くの時間をZ80のエミュレーションに費やすことができるようになるからだ。

KM-Z80 mini α version [PIC]

2012年12月23日

KM-Z80 mini (PIC32MX150F128Bを使った、MZ-80K互換マイコン)最初の公開バージョン

2012-12-23-kmz80mini.jpg

KM-Z80 mini + keyboard [PIC]

2012年12月16日

1チップPICで構成しているKM-Z80 miniに、PS/2キーボードが接続された。

2012-12-16-kmz80mini.jpg

4 bit RISC CPUの回路 [CPU]

2012年12月11日

ほぼ、完成。 JUMP, CALC, SKIPなど、いくつかの命令が予想通り動くことを確認。

2012-12-11-kmrisc4.png

KM-Z80 mini 進捗 [PIC]

2012年12月9日

32ビットPIC(PIC32MX150F128B)を用いた1チップMZ-80K互換マイコン作成の進捗状況。NTSCビデオ信号送出とZ80 CPUのエミュレーションまで完成し、モニタープログラムが起動するところまで来た。

2012-12-09-kmz80mini.jpg

現在、PS/2キーボードからの信号を処理する部分を書いている。これが済めば、とりあえずコンピューターの体を成すことになる。

4 bit RISC CPU [CPU]

2012年12月4日

RISCアーキテクチャを用いたCPUに変更する事になりそうだ。

新しいCPUの仕様に従って、回路をこつこつと設計していたのだが、7割ほど出来上がったところで問題が発生した。どうやら、今の設計では、小規模のCPLD(マクロセル64以下)には収まりそうもなく、比較的規模の大きいCPLDか、FPGAの規模になってしまいそうである。

こうなると、まず最初のCPUをCPLDの中に納めるという短期目標が難しくなり、トランジスターで組むという最終目標はほとんど達成できそうもない。今のまま進めても、CPLDレベルや汎用ロジックのレベルでは何とかなるかも知れないが、最初の設計の段階で手を打っておかないと、後で一からやり直しということになりかねないように思う。

CPUをなるだけ簡単にするという事で真っ先に思い浮かぶのはRISCアーキテクチャで、4ビットのCPUもこれで出来ないかと、少し考えてみた。

2012-12-04-registers.png
<<前の記事   後の記事>>