電子ブロック工房

演算命令
INC A
DEC A
INC B
DEC B
INC C
DEC C
COMP A,D
ADD A,D (結果は、Zレジスタに入る）
NOT A (結果は、Zレジスタに入る）
NOT D (結果は、Zレジスタに入る）
AND A,D (結果は、Zレジスタに入る）
OR A,D (結果は、Zレジスタに入る）
SHL A （上位ビットにCF2を使いシフト。下位ビットはCF1へ）
SHR A （下位ビットにCF2を使いシフト。上位ビットはCF1へ）

ジャンプ命令
JMP （ジャンプ先は、Jレジスタの値）
JZ （ジャンプ先は、Jレジスタの値）
JNZ （ジャンプ先は、Jレジスタの値）
JC （ジャンプ先は、Jレジスタの値）
JNC （ジャンプ先は、Jレジスタの値）
LOOP（ジャンプ先は、Jレジスタの値）
JMPF（MOV CS,Z 及び MOV IP,J)

<ニーモニック表 のつづき>

レジスタは８ビット、メモリ空間の１ワードは４ビットの変則型にしようと思う。メモリ空間は、１６ビットのアドレス指定で６４Ｋワード（３２Ｋビット）。ＣＳ・ＤＳを用いたセグメント指定により、２５６ワードごとに空間を分割して使用する。

Ａレジスタ（８ビット）　－　演算用
　上位４ビット：ＡＨレジスタ
　下位４ビット：ＡＬレジスタ

Ｂレジスタ（８ビット）　－　メモリアドレス指定用
　上位４ビット：ＢＨレジスタ
　下位４ビット：ＢＬレジスタ

Ｃレジスタ（８ビット）　－　カウンタ
　上位４ビット：ＣＨレジスタ
　下位４ビット：ＣＬレジスタ

Ｄレジスタ（８ビット）　－　演算補助
　上位４ビット：ＤＨレジスタ
　下位４ビット：ＤＬレジスタ

Ｊレジスタ（８ビット）　－　ジャンプ先指定

Ｚレジスタ（８ビット）　－　代入および演算結果格納
　上位４ビット：ＺＨレジスタ
　下位４ビット：ＺＬレジスタ

Ｆレジスタ（４ビット）　－　フラグ格納用
　ＣＦ１（キャリーフラグ）
　ＣＦ２（シフト・ローテート用フラグ）？？？
　ゼロフラグはない（Zレジスタがゼロフラグを兼ねる）
　サインフラグはない（Zレジスタ上位１ビットがサインフラグを兼ねる）

ＩＰ（８ビット）　－　命令実行位置

ＣＳ（８ビット）　－　コードセグメント

ＤＳ（８ビット）　－　データセグメント

最初の設計では、インテル型にしてみた。スタックの実装は、とりあえず先送りにする。

１ビットあたり、7400 を一つ、MOSFET を一つ、ダイオード２つ、抵抗を一つの設計。

この回路は、4/26の２つの回路の折衷案。フリップフロップ部分と入力の選択に7400を、出力の選択にMOSFETを用いている。

RAMの基本となる、記憶回路。記憶自体は２つのNANDで実現できるが、選択信号による接続・非接続の部分に３つのNANDが要りそう。再考の余地あり。

もしかしたらこの部分は、はじめからMOSFETで組んだ方が楽かもしれない。



一方で、ROMの方はダイオード一本で１ビット出来そうである。もしかしたら、ROMの容量を上げて、RAMの容量は必要最小限に抑えるかもしれない。

XOR回路はすなわち、ビット加算回路である。キャリービットは、入力値のANDで得られる。多ビットの加算には、この加算回路を二つ用いる。この場合のキャリービットは、両方のキャリービットのORで得られる。

NOR回路の入力には、オープンコレクタでないものを用いる。プルダウンしておき、ダイオードを介した入力を直接つなげてしまう。

基本的には、オープンコレクタを多用することになると思う。上記のMOSFETを用いた回路の出力はオープンコレクタではないが、オープンコレクタとして用いるときは、MOSFETを一つだけ用いればよい。

そもそもの始まりは、つい先日 NHK の熱中時間という番組を見たことである。番組の中で、姫路城の２３分の１の模型を２０年近くかけて制作された方を紹介していた。

これはすごい！私も何かやりたいと。私も、少年であったころからの夢を実現させるべく、立ち上がることにした。その夢とは、コンピューターの自作である。

<序文 のつづき>